关键词lvecl
- 标准
-
| 图片 | 型号 | 厂商 | 标准 | 分类 | 描述 |
|---|---|---|---|---|---|
|
MAX9322ECY | Maxim Integrated | lvecl/lvpecl 1:15 differential divide-by-1/divide-by-2 clock driver | ||
|
|
MAX9322ETK | Maxim Integrated | lvecl/lvpecl 1:15 differential divide-by-1/divide-by-2 clock driver | ||
|
|
SY100EL91ZCTR | Micrel Inc | 3.3V triple LVPecl-to-ecl OR LVPecl-to-LVecl translator | ||
|
|
SY100EL91ZGTR | Micrel Inc | 3.3V triple LVPecl-to-ecl OR LVPecl-to-LVecl translator | ||
|
|
SY100EL91ZITR | Micrel Inc | 3.3V triple LVPecl-to-ecl OR LVPecl-to-LVecl translator | ||
|
|
MC100EPT24MNR4 | ON Semiconductor | 3.3V lvttl/lvcmos to differential lvecl translator | ||
|
CDCLVP111-SP | Texas Instruments | 集成电路 时钟/计时 - 时钟缓冲器，驱动器 | 将一个差分时钟输入对 lvpecl 分配至 10 个差分 lvpecl 与低压发射器耦合逻辑 (lvecl) 和 lvpecl 完全兼容 支持 2.375v 至 3.8V 的宽电源电压范围 通过 clk_sel 可选择时钟输入 低输出偏移（典型值为 15ps），适用于时钟分配 应用 额外抖动少于 1ps 传播延迟少于 355ps 开输入缺省状态 兼容低压差分信令 (lvds)、电流模式逻辑 (cml) 和短截线串联端接逻辑 (sstl) 输入 |
